Моделирование и верификация цифровых систем на языке VHDL

Моделирование и верификация цифровых систем на языке VHDL
В настоящем издании рассматриваются подготовка тестирующих программ, моделирование и верификация VHDL-описаний проектов цифровых систем, реализуемых на элементной базе сверхбольших интегральных схем и систем на кристалле. Приводятся пошаговые маршруты выполнения различных видов моделирования в системе Questa Sim. Описываются стандарт VHDL’2008 языка VHDL и ориентированный на верификацию язык PSL (язык ассертов) для записи утверждений о свойствах поведения проектируемых цифровых систем. В книгу включено большое число примеров, которые могут быть использованы для совершенствования навыков практической работы в системе Questa Sim при промышленном проектировании.Для студентов, магистрантов и аспирантов, изучающих языки VHDL и PSL и их применение в системах автоматизированного проектирования, а также для специалистов, занимающихся проектированием цифровых систем.
Моделирование и верификация цифровых систем на языке VHDL
код 9785971039372
Вес 340
Ширина упаковки 150
Высота упаковки 20
Глубина упаковки 220
Тип обложки (Переплет) Мягкая обложка
Тип издания Отдельное издание
Автор Петр Бибило,Николай Авдеев
в наличии

возможна доставка.

Цена: 629

КУПИТЬ

Leave a Reply

You must be logged in to post a comment.